DIALOG(R)File 345:Inpadoc/Fam. & Legal Stat (c) 2004 EPO. All rts. reserv.

13823653

Basic Patent (No,Kind,Date): JP 9186336 A2 970715 (No. of Patents: 001)

METHOD OF MANUFACTURING THIN FILM TRANSISTOR (English)

Patent Assignee: CASIO COMPUTER CO LTD

Author (Inventor): KUDO TOSHIO; WAKAI HARUO

IPC: *H01L-029/786; H01L-021/336 CA Abstract No: 127(13)184293T Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 9186336 A2 970715 JP 95351234 A 951227 (BASIC)

Priority Data (No, Kind, Date):

JP 95351234 A 951227

DIALOG(R) File 347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

05571536 **Image available** METHOD OF MANUFACTURING THIN FILM TRANSISTOR

PUB. NO.:

09-186336 [JP 9186336 A]

PUBL I SHED:

July 15, 1997 (19970715)

INVENTOR(s): KUDO TOSHIO

WAKA! HARUO

APPLICANT(s): CASIO COMPUT CO LTD [350750] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

07-351234 [JP 95351234]

FILED:

December 27, 1995 (19951227)

INTL CLASS: [6] H01L-029/786; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: ROO2 (LASERS); ROO4 (PLASMA); RO96 (ELECTRONIC MATERIALS --Glass Conductors)

ABSTRACT

PROBLEM TO BE SOLVED: To simplify the bottom gate type polysilicon thin film transistor.

SOLUTION: A hydrogen containing true amorphous silicon thin film 25 and a channel protective film forming film 26 comprising a silicon nitride are continuously formed on the surface of the second insulating film 24. Next, the amorphous silicon film 25 is dehydrogenated by irradiating the film 25 with excimer laser in low density in the atmosphere and then the true amorphous silicon thin film 25 is polymerized to form a true polysilicon thin film 27. At this time, this step can be performed simply by changing the energy density of the excimer laser. Besides, after the formation of a channel protective film 26a, a source region 28a and a drain region 28b are formed of a formed n type silicon film. In such a case, both impurity implanting step and activating step can be eliminated.

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-186336

(43)公開日 平成9年(1997)7月15日

(51) Int. Cl. 6 H01L 29/786

識別記号

FΙ H01L 29/78

627

Ε 627 G

21/336

審査請求 未請求 請求項の数6 FD (全6頁)

(21)出願番号

特願平7-351234

(22)出願日

平成7年(1995)12月27日

(71)出願人 000001443

カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

(72)発明者 工藤 利雄

東京都八王子市石川町2951番地の5 カシ

才計算機株式会社八王子研究所内

(72)発明者 若井 晴夫

東京都八王子市石川町2951番地の5 カシ

才計算機株式会社八王子研究所内


(74)代理人 弁理士 杉村 次郎


(54) 【発明の名称】薄膜トランジスタの製造方法


(57)【要約】

【課題】 ポトムゲート型のポリシリコン薄膜トランジ スタの製造工程を簡略化する。

【解決手段】 第2ゲート絶縁膜24の上面に水素含有 の真性なアモルファスシリコン薄膜25および窒化シリ コンからなるチャネル保護膜形成用膜26を連続して成 膜する。次に、大気中においてエキシマレーザを低エネ ルギ密度で照射することにより、アモルファスシリコン 薄膜25の脱水素化処理を行い、次いで同じく大気中に おいてエキシマレーザを高エネルギ密度で照射すること により、真性なアモルファスシリコン薄膜25をポリ化 して真性なポリシリコン薄膜27を形成する。この場 合、エキシマレーザのエネルギ密度を変えるだけでよ い。また、チャネル保護膜26aを形成した後、ソース 領域28aおよびドレイン領域28bを、成膜したn型 シリコン膜によって形成する。この場合、不純物注入工 程および活性化工程が不要となる。







【特許請求の範囲】

【請求項1】 ソース、ドレイン、チャネル領域を有するポリシリコンを活性半導体層とする薄膜トランジスタの製造方法において、水素化アモルファスシリコン膜に、エキシマレーザを前回の照射領域と50%以上オーバーラップさせて照射するスキャン走査を全領域に行って、前記水素化アモルファスシリコン膜を脱水素化およびポリ化することを特徴とする薄膜トランジスタの製造方法。

1

【請求項2】 請求項1記載の発明において、エキシマ 10 レーザを前回と90%以上オーバーラップさせることを 特徴とする薄膜トランジスタの製造方法。

【請求項3】 請求項1記載の発明において、エキシマレーザを短い幅を有する細長い帯状のビーム形状とし、この帯状ビームの幅方向にスキャン走査することを特徴とする薄膜トランジスタの製造方法。

【請求項4】 請求項1記載の発明において、エキシマレーザを複数回照射した上、スキャン走査することを特徴とする薄膜トランジスタの製造方法。

【請求項5】 請求項4記載の発明において、前記複数 20 回のエキシマレーザの照射は最初が最もエネルギ密度が 低いことを特徴とする薄膜トランジスタの製造方法。

【請求項6】 請求項1記載の発明において、全領域をスキャン走査後、1回目よりもエネルギ密度を大きくして再度エキシマレーザを照射しながらスキャン走査することを特徴とする薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は薄膜トランジスタの製造方法に関し、特にボトムゲート型のポリシリコン 30 薄膜トランジスタの製造方法に関する。

[0002]

【従来の技術】図3は従来のボトムゲート型のポリシリ コン薄膜トランジスタの製造工程を示し、図4(A)~ (D) はそれぞれ図3に示す製造工程を経て製造される 薄膜トランジスタの各状態における断面図を示したもの である。この薄膜トランジスタの製造に際しては、まず 図3に示すゲート電極形成工程Aにおいて、図4(A) に示すように、ガラス基板1の上面の所定の個所にゲー ト電極2を形成する。次に、図3に示す2層連続成膜工 40 程Bにおいて、ゲート電極2を含むガラス基板1の上面 全体にゲート絶縁膜3および水素含有の真性なアモルフ ァスシリコン薄膜4を連続して成膜する。次に、図3に 示す脱水素化工程Cにおいて、後の工程でエキシマレー ザ照射により高エネルギを与えたとき水素が突沸して欠 陥が生じるのを避けるために、脱水素化用電気炉で熱処 理を行うことにより、アモルファスシリコン薄膜4中の 水素濃度を低減する。

【0003】次に、図3示すポリ化工程Dにおいて、エキシマレーザを高エネルギ密度で照射することにより、

真性なアモルファスシリコン薄膜4をポリ化して真性なポリシリコン薄膜5を形成する。次に、図3に示す不純物注入工程Eにおいて、図4(B)に示すように、ポリシリコン薄膜5のうちチャネル領域5aとなる領域上に不純物注入マスク6を形成し、ポリシリコン薄膜5のうちチャネル領域5aを除く全領域にリン等のn型不純物を注入する。この後、不純物注入マスク6を剥離する。次に、図3に示す活性化工程Fにおいて、エキシマレーザを低エネルギ密度で照射することにより、n型不純物注入領域を活性化する。次に、図3に示すチャネル保護膜形成工程Gにおいて、図4(C)に示すように、ポリシリコン薄膜5のうちチャネル領域5aとなる領域上にチャネル保護膜7を形成する。

【0004】次に、図3に示すデバイスエリア形成工程 Hにおいて、図4(D)に示すように、ポリシリコン薄 膜5のうち不要な部分を除去する。この状態では、ポリ シリコン薄膜5の中央部は真性領域からなるチャネル領 域5aとされ、その両側はn型不純物注入領域からなる ソース領域5bおよびドレイン領域5cとされている。 次に、図3に示すソース・ドレイン電極形成工程Iにお いて、チャネル保護膜7の上面両側およびソース領域5 b、ドレイン領域5cの各上面等にソース電極8および ドレイン電極9を形成する。次に、図3に示すオーバー コート膜成膜工程」において、全上面にオーパーコート 膜10を成膜する。次に、図3に示す水素化工程Kにお いて、水素化用電気炉または水素化用プラズマ炉で水素 化処理を行うことにより、ポリシリコン薄膜5のダング リングボンドを減少させる。かくして、ボトムゲート型 のポリシリコン薄膜トランジスタが製造される。

【発明が解決しようとする課題】

【0005】ところで、従来のこのようなボトムゲート型のポリシリコン薄膜トランジスタの製造方法では、従来の同型のつまりボトムゲート型のアモルファスシリコン薄膜トランジスタの製造方法と比較すると、脱水素化工程C、ポリ化工程D、不純物注入工程E、活性化工程下および水素化工程Kが付加されており、製造工程が複雑であるという問題があった。この場合、特に、脱水素化工程Cのための脱水素化用電気炉とポリ化工程Dおよび活性化工程Fのためのエキシマレーザ装置とが別々の装置であるので、製造工程が複雑となり、また設備投資が増大する要因となっている。この発明の課題は、製造工程を簡略化するとともに設備投資を低減化することである。

[0006]

【課題を解決するための手段】この発明は、ソース、ドレイン、チャネル領域を有するポリシリコンを活性半導体層とする薄膜トランジスタの製造方法において、水素化アモルファスシリコン膜に、エキシマレーザを前回の照射領域と50%以上オーバーラップさせて照射するス50キャン走査を全領域に行って、前記水素化アモルファス

40

シリコン膜を脱水素化およびポリ化するようにしたもの である。

【0007】この発明によれば、水素化アモルファスシリコン膜に、エキシマレーザを前回の照射領域と50%以上オーバーラップさせて照射するスキャン走査によって、脱水素化工程とポリ化工程とを一度に行うことができることとなり、したがって製造工程を簡略化することができ、またこれに伴い設備投資を低減化することができる。

[0008]

【発明の実施の形態】図1はこの発明の一実施形態にお けるボトムゲート型のポリシリコン薄膜トランジスタの 製造工程を示し、図2(A)~(C)はそれぞれ図1に 示す製造工程を経て製造される薄膜トランジスタの各状 態における断面図を示したものである。この薄膜トラン ジスタの製造に際しては、まず図1に示すゲート電極形 成工程Aにおいて、図2(A)に示すように、ガラス基 板21の上面の所定の個所にアルミニウムーチタン合金 からなるゲート電極22を形成する。次に、図1に示す 陽極酸化工程Bにおいて、陽極酸化処理を行うことによ り、ゲート電極22の表面に酸化アルミニウムからなる 第1ゲート絶縁膜23を形成する。次に、図1に示す3 層連続成膜工程 C において、第1ゲート絶縁膜 23を含 むガラス基板21の上面全体に、PE-CVDにより、 窒化シリコンからなる第2ゲート絶縁膜24、水素含有 の真性なアモルファスシリコン薄膜25および窒化シリ コンからなるチャネル保護膜形成用膜26を連続して成 膜する。

【0009】次に、図1に示す脱水素化・ポリ化工程D について説明するが、この場合、水素含有の真性アモル ファスシリコン薄膜25上にチャネル保護膜形成用膜2 6を成膜しているので、大気中において低エネルギ密度 のエキシマレーザの照射により、水素含有の真性アモル ファスシリコン薄膜25の脱水素化処理を行うことがで きる。そこで、まず大気中においてエキシマレーザを低 エネルギ密度で例えば60~150mJ/cm²程度で 照射すると、アモルファスシリコン薄膜25中の水素濃 度が低減し、次いで同じく大気中においてエキシマレー ザを高エネルギ密度で例えば150~300mJ/cm '程度で照射すると、真性なアモルファスシリコン薄膜 25がポリ化して真性なポリシリコン薄膜27が形成さ れる。このように、脱水素化工程とポリ化工程とをエキ シマレーザのエネルギ密度を変えるだけで連続して行う ことができるので、製造工程を簡略化することができ る。

【0010】ところで、脱水素化・ポリ化工程Dにおけるエキシマレーザの照射は、ビームサイズを短い幅を有する細長い帯状とされたレーザビームをビームサイズの幅方向にオーバーラップさせながらスキャン照射することにより行う。この場合、オーバーラップ量を好ましく 50

は50%以上、より好ましくは90~99%とすることが重要である。また、エキシマレーザの照射は、低エネルギ密度と高エネルギ密度とを2回以上、好ましくは低エネルギ密度からエネルギ密度を除々に高くして、例えば10~20mJ/cm²程度ずつ高くして、3回以上行うようにしてもよい。スキャン走査の方法としては、1領域においてエネルギ密度を徐々に高くして複数回エキシマレーザを照射した後、この1領域と50%以上オーバーラップするようにシフトしてエキシマレーザの照射を行うスキャン走査を全領域に亘って繰り返す方法と、スキャン走査によって全領域に亘って低エネルギ密度でエキシマレーザを照射した上、エネルギ密度を大きくして再度エキシマレーザを全領域に照射する方法とがある。なお、エキシマレーザ照射の代わりに、ランプ照射を行うようにしてもよい。

【0011】次に、図1に示すチャネル保護膜形成工程 Eにおいて、図2(B)に示すように、チャネル保護膜形成用膜26のうち不要な部分を除去することにより、ポリシリコン薄膜27上の所定の個所にチャネル保護膜26aを形成する。次に、図1に示す n型シリコン成膜工程Fにおいて、チャネル保護膜26aを含むポリシリコン薄膜27の上面全体にPE-CVDによりリン等がドープされた n型シリコン膜28を成膜する。次に、図1に示すデバイスエリア形成工程Gにおいて、図2(C)に示すように、n型シリコン膜28のうち不要な

部分を除去してソース領域28 a およびドレイン領域2 8 bを形成するとともに、ポリシリコン薄膜27のうち 不要な部分を除去してチャネル領域27aを形成する。 すなわち、チャネル保護膜26aの上面両側およびその 両側におけるチャネル領域27aの各上面にソース領域 28aおよびドレイン領域28bを形成する。この場 合、チャネル領域27aは真性ポリシリコンからなり、 ソース領域28 a およびドレイン領域28 b は n 型シリ コンからなっている。このように、ソース領域28aお よびドレイン領域28bを、成膜したn型シリコン膜に よって形成しているので、不純物注入工程および活性化 工程が不要となり、したがってこれによっても製造工程 を簡略化することができる。なお、ソース領域28aお よびドレイン領域28bはn型アモルファスシリコンあ るいはn型ポリシリコンからなるものであってもよい。 【0012】次に、図1に示すソース・ドレイン電極形

成工程Hにおいて、ソース領域28aおよびドレイン領域28bの各上面等に、クロムからなる第1ソース電極29および第1ドレイン電極30を形成し、続いてその各上面にアルミニウムーチタン合金からなる第2ソース電極31および第2ドレイン電極32を形成する。次に、図1に示すオーバーコート膜の膜工程Iにおいて、全上面にオーバーコート膜33を成膜する。次に、図1に示す水素化工程Jにおいて、水素化用電気炉または水素化用プラズマ炉で水素化処理を行うことにより、チャ

5

ネル領域27a、ソース領域28aおよびドレイン領域 28bのダングリングポンドを減少させる。かくして、 ボトムゲート型のポリシリコン薄膜トランジスタが製造 される。

【0013】ところで、図1に示す製造工程を、従来の ボトムゲート型のポリシリコン薄膜トランジスタの製造 工程と比較した場合、脱水素化・ポリ化工程Dおよび水 素化工程」が付加されているだけであるので、従来のボ トムゲート型のポリシリコン薄膜トランジスタの製造プ ロセスラインに脱水素化・ポリ化工程Dのためのエキシ 10 マレーザ装置および水素化工程」のための水素化用電気 炉または水素化用プラズマ炉を付加すると、従来のボト ムゲート型のポリシリコン薄膜トランジスタの製造プロ セスラインを若干変更してそのまま使用することによ り、この発明の薄膜トランジスタを製造することができ ることになる。なお、この発明は、p型のポリシリコン 薄膜トランジスタにも適用することができる。

[0014]

【発明の効果】以上説明したように、この発明によれ ば、水素化アモルファスシリコン膜に、エキシマレーザ 20 28a ソース領域 を前回の照射領域と50%以上オーバーラップさせて照 射するスキャン走査によって、脱水素化工程とポリ化工 程とを一度に行うことができることとなり、したがって 製造工程を簡略化することができ、またこれに伴い設備 投資を低減化することができる。

【図面の簡単な説明】

【図1】この発明の一実施形態における薄膜トランジス 夕の製造工程を示す図。

【図2】(A)~(C)はそれぞれ図1に示す製造工程 を経て製造される薄膜トランジスタの各状態における断 面図。


【図3】従来の薄膜トランジスタの製造工程を示す図。

【図4】(A)~(D)はそれぞれ図3に示す製造工程 を経て製造される薄膜トランジスタの各状態における断 面図。

【符号の説明】

- 22 ゲート電極
- 23 第1ゲート絶縁膜
- 24 第2ゲート絶縁膜
- 25 アモルファスシリコン薄膜
- 26 チャネル保護膜形成用膜
- 26a チャネル保護膜
- 27 ポリシリコン薄膜
- 27a チャネル領域
- 28 n型シリコン膜
- 28b ドレイン領域
- 29 第1ソース電極
- 30 第1ドレイン電極
- 31 第2ソース電極
- 32 第2ドレイン電極

[図1]



【図2】

